作者 主题:维也纳桥项目 (Read 8715 times)

0成员和4位客人正在查看此主题。

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#100开: 4月20日,2021年,02:59:18 PM»
我不'记住你的电路(和我'M不是很好的电路设计),但我可以告诉Wien-Bridge拓扑,THD在幅度控制电路设置上取决于大量。根据我的经验,它可能会因20-60 dB而变化,而AGC变化相对较小。

据我所知,诀窍是最大限度地减少JFET的影响,以最小化VDS,并努力通过将漏极返回到栅极的一半进给AC的一半来降低信道调制。

后者是由分压器R9 / R10完成的(R10连接到U2输出,具有稳定的DC,所以它等于地面的信号术语。)

我会尝试替换r3&R4分别为33k和16k,分别应将VDS减少一个因子3,并且还限制了JFET的可能工作范围。希望它不会过于局限于允许整个频率范围内的振荡。

 

离线 siliconwizard.

  • 超级贡献者
  • ***
  • 帖子:6023
  • 国家: FR.
回复:维也纳桥项目
« 回复#101开启:2021.年4月20日,03:50:40»
为了测量目的,它可以为我的卡提供更低的噪音和THD。它's喜欢16位与24位(Windows MME VS ASIO)。

不要试图争辩,只是为了学习这种差异,确实可以衡量(而不仅仅是试镜安慰剂效应)。

我总是认为ASIO是关于延迟和Windows驱动程序,所以至少在理论上它应该'T在噪声或THD中产生任何差异。 (除非非ASIO Windows驱动程序实际上仅为16位,否则不能利用24位ADC的全部范围)。

您有ASIO与ASIO VS Non ASIO噪声/ THD的任何链接或测量图表吗?

ASIO可以获得支持的声卡最直接的访问。 MME,绝对不是。它通过整个Windows音频子系统,包括允许共享使用声卡的混音器。 asio具有独家访问权限。是的,很长一段时间,你只能通过MME获得16位样本。我们'在20多年前谈论。此外,ASIO是获得超过2个通道的唯一方法。

事情已经在窗户上进化了。我想从Windows 2000(或NT?)开始,获得等效的唯一方法"direct"访问声卡是使用内核流。它不是'虽然这很好,但它有效。

这些天,除了asio之外,窗户上最好的选择是使用wasapi。它为您提供相同的性能水平,也可以让您独家访问权限。

无论你选择什么解决方案,如果它可以'保证对声卡的独家访问权,然后您可以't完全控制它正在进出的东西。 MME,即使是最近的Windows版本,也可以'T确保独家访问AFAIK,所以它'最好的避免。它可以允许>虽然,通过了16位样本"extended formats".

如果你的声卡没有'T有asio驱动程序,肯定使用wasapi。最近的大多数音频软件都支持它。
 
以下用户感谢此帖子: 罗格, 罗克尔

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#102开启: 4月20日,2021年,05:01:57 PM»
« 上次编辑:4月20日,2021年,05:05:32由richlooker »
 

在线的 Kleinstein

  • 超级贡献者
  • ***
  • 帖子:8728
  • 国家: 德
回复:维也纳桥项目
« 回复#103开启: 4月20日,2021年,05:48:36 PM»
我不'T思想在反馈中使用大量的电阻是一个好主意。 LM6172不是用于高阻抗输入,并且可以显示非线性,并且肯定会产生更多噪声。
人们可以可以将一些更修剪的修剪添加到R4,使得FET将在更好的范围内运行。较小或修剪的R5也可以是一种选择。

可以考虑向OP添加一些单面加载,以使输出级在A类模式下运行。这可以减少OP的失真。
一些电阻直接在Osciallor的输出中也可能是一个好主意,以减少电容负载的效果。

 

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#104开启: 4月20日,2021年,06:26:04 PM»
我不'T思想在反馈中使用大量的电阻是一个好主意。 LM6172不是用于高阻抗输入,并且可以显示非线性,并且肯定会产生更多噪声。
人们可以可以将一些更修剪的修剪添加到R4,使得FET将在更好的范围内运行。较小或修剪的R5也可以是一种选择。

可以考虑向OP添加一些单面加载,以使输出级在A类模式下运行。这可以减少OP的失真。
一些电阻直接在Osciallor的输出中也可能是一个好主意,以减少电容负载的效果。

我真的怀疑opamp是一个因素。我也没有't考虑33k / 16k"high impedance"; I'请试一试,看看会发生什么。

首先简单的事情;我调整了P2以修剪振荡器RMS从3.1V降至0.775V;这是结果。绝对是一个很大的改善;低于0.02%,第二次谐波现在为76-77db以下。

« 上次编辑:4月20日,2021,06:27:56 PM由Richlooker »
 

在线的 罗格

  • 超级贡献者
  • ***
  • 帖子:2813
  • 国家: RO.
回复:维也纳桥项目
« 回复#105开启: 4月20日,2021年,07:57:31 PM»
侧面注,在电压参考和地面的光标之间添加电容。 就像现在一样,该节点的阻抗在10K的范围内,因此非常容易受到噪音和嗡嗡声的影响。

在另外的0.1uf中加入几十多个UF。 这将降低电压参考的阻抗,如50Hz HUM,更高的RF或其他噪声。




到目前为止,FET非线性似乎是最终扭曲的主要贡献者。 尝试再次查看在第一页中的Jim Williams文章中解释的步骤中,并将这些技术应用于您的原理图。

不要因为手绘原理图来解雇内容,因为这个PDF或因为标题,Dude是传奇,是有史以来最好的模拟工程师。
 
以下用户感谢此帖子: 罗克尔

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#106开启: 4月21日,2021年,06:59:41»
侧面注,在电压参考和地面的光标之间添加电容。 就像现在一样,该节点的阻抗在10K的范围内,因此非常容易受到噪音和嗡嗡声的影响。

在另外的0.1uf中加入几十多个UF。 这将降低电压参考的阻抗,如50Hz HUM,更高的RF或其他噪声。

你的意思是在opamp和地面上的电源引脚之间解耦电容吗?虽然不在原理图中,我有100nf陶瓷靠近IC,我也会加入47μF。


到目前为止,FET非线性似乎是最终扭曲的主要贡献者。 尝试再次查看在第一页中的Jim Williams文章中解释的步骤中,并将这些技术应用于您的原理图。

不要因为手绘原理图来解雇内容,因为这个PDF或因为标题,Dude是传奇,是有史以来最好的模拟工程师。

我不驳回它,根本不是 :) 但我通过愚蠢的设计错误到达目前的电路;我开始通过考虑减少扭曲的方法,但随后我被挫折地散落着,必须在面包板上处理寄生电容,并快速跟踪的PCB。现在我必须充分利用它。用33k / 16k取代R3 / R4并不能很好地工作,JFET的操作范围变得太小,产生不稳定的电路。一世'LL恢复此操作,并尝试使用20K Trimpot串联使用91k电阻替换R10。

一旦我拥有一切组装,我就可以开始在替代电路上工作,也许重新审视光电耦合器反馈,并从威廉姆斯结合伺服'电路消除共模挥杆。
 

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#107开启:2021.年4月21日,下午12:51:12»
95K-105K修剪器更换R10。

 

在线的 罗格

  • 超级贡献者
  • ***
  • 帖子:2813
  • 国家: RO.
回复:维也纳桥项目
« 回复#108开启: 下午01:49:25 4月21日»
侧面注,在电压参考和地面的光标之间添加电容。 就像现在一样,该节点的阻抗在10K的范围内,因此非常容易受到噪音和嗡嗡声的影响。

在另外的0.1uf中加入几十多个UF。 这将降低电压参考的阻抗,如50Hz HUM,更高的RF或其他噪声。

你的意思是在opamp和地面上的电源引脚之间解耦电容吗?虽然不在原理图中,我有100nf陶瓷靠近IC,我也会加入47μF。

I'在你的面包板上看到了(没有'T.根本有时间看PCB版本)节点之间没有解耦"Voffset"(U2反馈放大器的正输入)和GND。

您希望该电压(Voffset)是岩石固体,否则任何诱导的噪音或嗡嗡声都将进入FET'S门并调制振荡的振幅。




在每个IC附近的已经存在的0.1uf上添加额外的47UF't一种,不确定这是否会产生可测量的差异(除非PCB中有地面环,除非PCB,我希望仍然存在't any).
« 上次编辑:4月21日,2021年,01:51:34由Rogeorge下午 »
 
以下用户感谢此帖子: 罗克尔

离线 vovk_z.

  • 频繁的贡献者
  • **
  • 帖子:617
  • 国家: ua
回复:维也纳桥项目
« 回复#109开启: 4月21日,2021年,08:24:49»
引用来自:rogeorge link = topic = 269822.msg3553164#msg3553164
您有ASIO与ASIO VS Non ASIO噪声/ THD的任何链接或测量图表吗?
衡量很容易。一世'LL稍后拍摄屏幕。
我的电脑带有一个很好的声卡现在是远程的,所以我现在只能拍摄噪音测量。
可能只适用于我的声卡,但在屏幕上看到WDM驱动程序在16位深度的某处堆叠。并且没有输入信号。使用施加的信号,屏幕变得变得嘈杂,并且THD变得更糟。

偏离主题。
« 上次编辑:2021年4月21日,08:59:35 PM由Vovk_Z »
 
以下用户感谢此帖子: 罗格

离线 vovk_z.

  • 频繁的贡献者
  • **
  • 帖子:617
  • 国家: ua
回复:维也纳桥项目
« 回复#110 ON: PM 4月21日,08:29:48»
我认为这种情况是WDM驱动程序_May_重新确定信号,但不一定是这样。我用asio驱动器测试了音频kontrol 1,可测量但最小的差异。定制asio驱动程序和asio4all之间没有区别。余额asio司机赢了'与录音带合作,但Aaio4all工作。再次,差异很小。 WDM给予0.016-0.019%,ASIO产生0.014-0.017%。
0.016%是相当的'large' THD value. I'm谈论较小的值。
« 最后编辑:2021年4月21日,08:33:10 PM由Vovk_Z »
 

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#111开启: 4月21日,2021年,09:43:00 PM»
I'迈在某个地方。振荡器RMS 0.775V,0.0125%THD;第2和第3次谐波均为82dB以下。但我把r10制作了太小的调整余量;当我减少R10的值直到95k的最小值降低时,THD下来。一世'LL必须使其进一步调节,例如。到75k,看看那里的领导。

50Hz峰值在-90dB加上基本+/- 50Hz边带子,如果我用手屏蔽PCB,所以当我把它放在金属外壳时,我希望这些是显着减少的。

« 上次编辑:4月21日,2021年,09:48:43 PM由Richlooker »
 

离线 vovk_z.

  • 频繁的贡献者
  • **
  • 帖子:617
  • 国家: ua
回复:维也纳桥项目
« 回复#112:2021.年4月21日,09:48:22 PM»
可以考虑向OP添加一些单面加载,以使输出级在A类模式下运行。这可以减少OP的失真。
LM6172的失真具有合理的负载(>100r)远低于0.010%(它是相当的<= 0.001%),因此不需要片面加载。
 

离线 vovk_z.

  • 频繁的贡献者
  • **
  • 帖子:617
  • 国家: ua
回复:维也纳桥项目
« 回复#113开启:2021.年4月21日,09:53:07 PM»
当我减少R10的值直到95k的最小值降低时,THD下来。一世'LL必须使其进一步调节,例如。到75k,看看那里的领导。
您可以在大范围内使用R9,R10,我的意思是您可以尝试R9 = R10 = 10k,甚至1K两者。
 
以下用户感谢此帖子: 罗克尔

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#114开启:2021.年4月21日,晚上10:42:40»
您可以在大范围内使用R9,R10,我的意思是您可以尝试R9 = R10 = 10k,甚至1K两者。

在这背后有理论,还是只是"play with"?

对于560欧姆的R5,增益将超过3,并且当RDS和(R9 + R10)并联时,振荡器将饱和,而不是1.4K。此外,较小的R9和R10将衰减来自TL081的反馈信号,进一步推动系统朝向饱和度。

仔细选择R4,R5和R9以最小化VDS,同时允许足够的(非常小)增益控制范围。 R10的唯一功能是馈回(理想的1/2)VD到GATE,以消除信道调制的效果。
« 上次编辑:4月21日,2021年,上半年10:47:07由Richlooker »
 

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#115 ON:2021.年4月21日,晚上10:49:41»
I'在你的面包板上看到了(没有'T.根本有时间看PCB版本)节点之间没有解耦"Voffset"(U2反馈放大器的正输入)和GND。

您希望该电压(Voffset)是岩石固体,否则任何诱导的噪音或嗡嗡声都将进入FET'S门并调制振荡的振幅。

谢谢,一个非常好的点,特别是因为热量计将通过12"非屏蔽的线索。生病了加一对帽子 :)
 

离线 vovk_z.

  • 频繁的贡献者
  • **
  • 帖子:617
  • 国家: ua
回复:维也纳桥项目
« 回复#116开启:2021.年4月21日,晚上11:29:08»
在这背后有理论,还是只是"play with"?
可能有一个理论,但我不'有它。 :-)在这种情况下,它'只是一个经验。
 

离线 vovk_z.

  • 频繁的贡献者
  • **
  • 帖子:617
  • 国家: ua
回复:维也纳桥项目
« 回复#117开:2021.年4月21日,晚上11:32:06»
对于560欧姆的R5,增益将超过3,并且当RDS和(R9 + R10)并联时,振荡器将饱和,而不是1.4K。此外,较小的R9和R10将衰减来自TL081的反馈信号,进一步推动系统朝向饱和度。
原因,可能需要减少R5(或R3-R5)。
« 上次编辑:4月21日,2021年,11:35:13 PM由Vovk_Z »
 

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#118开启:2021.年4月24日,05:03:32 PM»
通过调整电阻器,并将振荡器输出保持在1V RMS,我设法将其降至0.01%。但应该可以越来越低。

吉姆威廉姆斯写道:



从那里,我认为这应该可以在无焊接面包板上可以实现。正如我已经从本文中建立了振荡器: //sound-au.com/project174.htm

- 我缩短了所有领导,用陶瓷100nf电源旁通盖,并测试。令人失望的; 0.1%的THD,结果比我完成的PCB更糟糕。

我认为谐波失真主要由半导体和其他非线性组件引起。面包板上的寄生电阻和电容可以添加(非谐波)噪声,影响放大器带宽并导致杂散振荡,但不会增加THD,右图?

当涉及JFET的非线性时,特别是频道长度调制,我只读取VDS应尽可能低,但没有任何关于电流和/或某些JFET比其他JFET更低。我会是如此。通过用(正版)2SK170BL更换BF245C来获得任何东西?

接下来是吉姆威廉姆斯的面包板' final circuit:



我不'T有一个VTL5C10,只有DIY光耦合器,我不'T有他使用的opamps,但我希望LM4671 / 4672全部工作。
« 上次编辑:4月24日,2021,05:17:34 PM由Richlooker »
 

在线的 Kleinstein

  • 超级贡献者
  • ***
  • 帖子:8728
  • 国家: 德
回复:维也纳桥项目
« 回复#119开启:2021.年4月24日,07:24:13 PM»
对于JFET选择,它应该有助于具有对称的FET - 大多数JFET,但少数(特别是RF类型)不完全对称。
我会用相对较长的通道寻找一些,因此更像与相对于电容相对于电容的那种跨导的类型,并且可能更像高电压类型,而不是特殊的低噪声低噪音(例如SK3557)

正确的选择可能还取决于所需的电阻范围。 BF245更具有更高的电阻,J113(〜2N4393)更像较低的电阻。
Fairchild AN6609建议 工艺50/51/55,用于耐抗性。 BF245是过程50,J113 / 2N4393将是典型的孔疮51。
一个点是将调整范围保持在FET中,这是一种相当良好的电容器/电阻匹配来设置频率。 如果需要,可以使用机械开关/继电器或类似物进行一些粗糙度。
 

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#120开:2021.年4月24日,07:33:23 PM»
对于JFET选择,它应该有助于具有对称的FET - 大多数JFET,但少数(特别是RF类型)不完全对称。
我会用相对较长的通道寻找一些,因此更像与相对于电容相对于电容的那种跨导的类型,并且可能更像高电压类型,而不是特殊的低噪声低噪音(例如SK3557)

正确的选择可能还取决于所需的电阻范围。 BF245更具有更高的电阻,J113(〜2N4393)更像较低的电阻。
Fairchild AN6609建议 工艺50/51/55,用于耐抗性。 BF245是过程50,J113 / 2N4393将是典型的孔疮51。
一个点是将调整范围保持在FET中,这是一种相当良好的电容器/电阻匹配来设置频率。 如果需要,可以使用机械开关/继电器或类似物进行一些粗糙度。

这些是我手头的:2n5458,BF256B,BF245C,2SK170BL,2SK81,J110
 

离线 大卫赫斯

  • 超级贡献者
  • ***
  • 帖子:12547
  • 国家: 我们
  • 达韦姆
回复:维也纳桥项目
« 回复#121开启:2021.年4月24日,07:36:50 PM»
我不'T有一个VTL5C10,只有DIY光耦合器,我不'T有他使用的opamps,但我希望LM4671 / 4672全部工作。

即使是发布,我也无法获得VTL5C10。

LT1006是精密单电源,有效地是精度324/358。 LT1028是快速精度低噪声。 LT1022是快速的低输入偏置电流,但由于它反转,其共模抑制并不重要;它正在抑制LT1028的共模操作。 LT1010可以由钻石缓冲器代替。

我从来没有理解为什么LT1022被使用而不是另一个LT1028,但它是当时制造的最快的JFET部分。 更新和更快的LT1122应作为改进的替代品。

对于JFET选择,它应该有助于具有对称的FET - 大多数JFET,但少数(特别是RF类型)不完全对称。
我会用相对较长的通道寻找一些,因此更像与相对于电容相对于电容的那种跨导的类型,并且可能更像高电压类型,而不是特殊的低噪声低噪音(例如SK3557)

正确的选择可能还取决于所需的电阻范围。 BF245更具有更高的电阻,J113(〜2N4393)更像较低的电阻。
Fairchild AN6609建议 工艺50/51/55,用于耐抗性。 BF245是过程50,J113 / 2N4393将是典型的孔疮51。
一个点是将调整范围保持在FET中,这是一种相当良好的电容器/电阻匹配来设置频率。 如果需要,可以使用机械开关/继电器或类似物进行一些粗糙度。

或者执行我所建议的,并将来自该电路的共同模式抑制到来自JIM Williams的较早电路,该电路使用JFET进行增益控制。 当他设计这些时,他测试了一个电路,该电路纠正了JFET的信道调制,使失真降至0.0018%,但没有包括与光电电池版本相同的共模抑制,从而降至0.0015%,苹果到橙子比较。 光耦合器的德形是不需要调整,但它可能无法更好地执行。
 

在线的 Kleinstein

  • 超级贡献者
  • ***
  • 帖子:8728
  • 国家: 德
回复:维也纳桥项目
« 回复#122开启:2021.年4月24日,08:26:36 PM»
共同模式Suppresion为OP工作,但FET或OPTOCUEPLER不会改变太多。在简单的电路中,JFET相对于地。在2个OP版本中,FETS在虚拟地上有一端 - 因此没有太大的变化。

 

离线 大卫赫斯

  • 超级贡献者
  • ***
  • 帖子:12547
  • 国家: 我们
  • 达韦姆
回复:维也纳桥项目
« 回复#123开启:2021.年4月24日,08:44:43 PM»
我已经看过了这么长时间,我看过它,20多年,我忘了那个,并忘了我有一个计划通过使JFET获得控制浮动来解决它。 但是你是正确的,这显然是为什么吉姆威廉姆斯这样做。

顺便提一下,我正在查看LT1122数据表,他们会推荐它作为本申请中LT1022的改进替代品。

而且我相信其他人提到了,但我会再次,图47和48在应用笔记中交换。
 

离线 罗克尔

  • 常规贡献者
  • *
  • 帖子:99
  • 国家: 不
回复:维也纳桥项目
« 回复#124开启:2021.年4月24日,晚上10:22:02»
对于JFET选择,它应该有助于具有对称的FET - 大多数JFET,但少数(特别是RF类型)不完全对称。
我会用相对较长的通道寻找一些,因此更像与相对于电容相对于电容的那种跨导的类型,并且可能更像高电压类型,而不是特殊的低噪声低噪音(例如SK3557)

正确的选择可能还取决于所需的电阻范围。 BF245更具有更高的电阻,J113(〜2N4393)更像较低的电阻。
Fairchild AN6609建议 工艺50/51/55,用于耐抗性。 BF245是过程50,J113 / 2N4393将是典型的孔疮51。

我会尝试使用J110,根据数据表是漏极/源对称的(BF245显然不是)

一个点是将调整范围保持在FET中,这是一种相当良好的电容器/电阻匹配来设置频率。 如果需要,可以使用机械开关/继电器或类似物进行一些粗糙度。


我确保定时电容器/电阻的良好匹配;只有1%的组件,但我也衡量了少数的每个,选择比例小于0.5%。并且我选择了NOG反馈电阻,以最小化JFET的调整范围;如果JFET具有RDS(ON)= 0,则最小增益将为1 + 12k / 5.6k = 3,143 - 这应该足够高,即使在100kHz的100kHz下的Opamp开放环增益降低时,也应高于3,足以确保振荡。随着JFET完全关闭,增益为1 + 12k /(5.6k + 0.56k)= 2.948 - 足够低,以确保无振荡。选择5.6K + 0.56K以尽可能低地将电压保持在JFET上;它应该是Opamp输出摆幅的约1/30。

或者执行我所建议的,并将来自该电路的共同模式抑制到来自JIM Williams的较早电路,该电路使用JFET进行增益控制。 当他设计这些时,他测试了一个电路,该电路纠正了JFET的信道调制,使失真降至0.0018%,但没有包括与光电电池版本相同的共模抑制,从而降至0.0015%,苹果到橙子比较。 光耦合器的德形是不需要调整,但它可能无法更好地执行。

我没有讨论如何让JFET vgc漂浮,但我很乐意达到0.0018%的THD威廉姆斯用地面参考VGC做了。
 


分享我

掘客  Facebook  诽谤  可口的  Technorati.  推特  谷歌  雅虎
SMF.